自20世紀60年代早期對PN結的雪崩倍增效應進行研究以來,單光子雪崩二極體(SPAD)已經成為目前3D飛行時間(TOF)互補金屬氧化物半導體(CMOS)圖像感測器中一種非常熱門和廣泛使用的檢測器元件。SPAD憑藉其擁有極佳的光子檢測能力以及高時間解析度的特性,非常適合用於需要高速和時間解析的影像系統。在今天,基於SPAD技術的TOF圖像感測器已經在許多消費類和工業應用中被廣泛使用,範圍涵蓋生物特徵識別、汽車光探測與測距(LIDAR)、地形測繪以及醫學成像等領域。

   但是,SPAD檢測器的高時間解析度以及感測器對高幀率的需求,導致了非常大的數據輸出率和功耗。這在感測器需要嵌入手持電池供電設備的情況下尤為嚴重,因為手持設備非常看重功耗指標。高數據率和功耗也限制了SPAD感測器可以實現的最大解析度。因此,研究人員提出了利用新技術降低SPAD感測器的功耗並提高解析度的設想。

具體而言,研究團隊提出一個假說,那就是與數字像素相比,類比像素可以在保持高計數精度和多bin光子檢測功能的同時,實現更小的像素尺寸和更低的功耗。為此,研究者著手優化了兩個關鍵的像素構建單元: 一個是基於類比電荷傳輸放大器(CTA)的光子計數電路,另一個是基於動態比較器的兩bin時間門電路。

  在這兩個構建單元的基礎上,設計了三種低功耗像素: 一種標準源跟隨器輸出的2bin和4bin像素,以及一種通過修改讀出機制以消除非線性和像素間變異的2bin自校準像素。這些像素的尺寸在4.8微米到7.2微米之間,其中包含迄今為止體積最小的基於SPAD的類比域像素。此外,研究還利用時間門動態比較器實現了低擺幅時鐘分配網絡,進一步降低像素架構的功耗。

   在ST微電子40納米前照射CMOS工藝中,製作了兩個測試芯片。第一個芯片E4包含三種不同像素設計的3x3像素測試構架。測試結果顯示,這些像素可以實現7-9位的多bin操作,功耗僅為8.6-13.9 nW/MHz的SPAD速率。第二個測試芯片QA8作為96 x 64解析度的捲帘快門圖像感測器,用於遠程TOF測量。該感測器基於CTA實現了128bin的類比直方圖,並採用自校準ADC。文中討論了這種感測器架構的初步測試結果。

   研究團隊通過像素電路優化和新架構設計,為降低功耗和提高解析度的SPAD TOF圖像感測器探索出了新的途徑。這將促進TOF技術在更廣泛領域的應用,為手持設備帶來更佳的3D成像和感測效能。