Previous slide
Next slide

2023年 IISW:意法半導體研究團隊提出針對緊湊、低功耗的3D堆疊SPAD優化的二極體結構和像素電路

重點摘要

  1. 使用40奈米CMOS製程,提出了一個間距為17微米的背照式3D堆疊SPAD。
  2. 這項技術實現了卓越的940奈米PDE達到5%,同時功耗僅為每脈衝70飛承。
  3. 示範了最大計數速率達到85百萬次/秒,顯著減輕了高照明應用中像素縮放的壓力。
  4. 展示了溫度在-20°C到80°C範圍內的穩定性能,PDE、抖動、速度和功耗幾乎保持恆定。
  5. 優化的二極管結構和新穎的像素電路為密集、低功耗、高性能的SPAD陣列帶來了重大進步。
  6. 這項工作展示了一個有效的3D整合和像素設計解決方案,以繼續擴展SPAD技術在LIDAR和成像等應用中的應用。
  7.  

研究背景

單光子雪崩二極體(SPADs)在飛行時間成像和激光雷達等應用中至關重要。3D堆疊技術使得SPAD裝置更小、更敏感且能耗更低,因此非常適合便攜式應用。本研究提出了一個間距為10.17微米的背照式3D堆疊SPAD,並使用40奈米CMOS製程。此堆疊結合了為光學優化的自定義頂層與緊湊低功耗的40奈米底層。並針對繼續擴展SPAD技術所需的低功耗和高速運作設計了新穎的像素電路。

研究成果

背照式設計使得近紅外線敏感度比之前的正面裝置提高了10倍。經過優化的表面紋理進一步增強了吸收能力4倍,使得在940納米波長下的光子檢測效率(PDE)高達18.5%。

這得益於垂直二極管結構,能夠在60°C時實現低擊穿電壓(VBD)為18.6V,以及每脈衝的最小電荷量(CPP)為70fC,大幅降低能耗。

新型像素電路展示了以僅2.5V的過量偏壓達到85Mcps的最快最大計數率(MCR),減少了對更小像素的需求。

值得注意的是,這種性能在-20°C至80°C範圍內保持穩定,PDE、抖動(119ps FWHM)、速度和功率的變化均不超過15%。

通過實施3D集成並定制光學、摻雜和電路,這項工作實現了最先進的敏感度和噪聲,並取得了突破性的速度和功率指標。

研究方法

3D堆疊技術

  • 針對光學進行優化的自定義頂層成像工藝
  • 針對緊湊、低功耗處理的40奈米底層
  • 通過晶片銲接來連接各層

背照式處理

  • 表面加工紋理和抗反射塗層
  • 類似溝渠形狀以增加光學路徑長度
  • 使用3D-FDTD模擬來優化圖案

雪崩二極體設計

  • 垂直N+覆蓋PWell接面,並進行最佳摻雜
  • 在擊穿電壓下完全消耗5微米基板
  • 採用P摻雜護圈以防止邊緣擊穿

像素電路設計

  • 高電壓陰極節點上的熄滅和檢測
  • 高阻值熄滅電阻以限制功耗
  • 透過MOM電容器進行交流耦合的檢測器
  • 快速反相器脈衝成形
  • 用於像素失效的Cascode晶體管

特性測試

  • 光子檢測效率與波長的比較
  • 暗計數率、抖動測量
  • 最大計數速率的光計數率
  • 溫度依賴性

與最新像素性能的比較

結論

這項研究中優化的3D堆疊技術和新穎的像素電路,對於SPAD陣列來說是一個重大的突破。高靈敏度、低功耗和高速度將有助於LIDAR和便攜式成像等應用。對於單光子檢測的進展,需要進一步擴展密集、低功耗的SPAD陣列。這項研究展示了一個有效的解決方案,利用3D整合和優化的像素設計。

Fig. 1. 我們的背照式3D堆疊SPAD像素剖面。

Fig. 4. 在60°C下,光子檢測效率與波長和過量偏壓的關係。

Fig. 8.在60°C下,光計數率(LCR)與過量偏壓的測量。最大計數率(MCR)值對應於每條LCR曲線的峰值。